삼성 5nm 공정은 4nm 및 3nm의 세부 사항과 함께 발표

더 작고 효율적인 칩 출시

인텔은 10nm 공정에 문제가있어 벌써 3 배 지연되었지만 삼성은 7nm 공정에 도달 할 수 있었고 이제는 삼성 5nm 공정에 대한 세부 정보를 얻었습니다. 뿐만 아니라 삼성은 4nm 및 3nm 공정에 대한 세부 정보도 공개했습니다. 칩은 점점 더 작아지고 전력 효율이 높아져 전력 소비가 줄어들고 배터리 수명이 늘어납니다.

삼성 5nm 공정 또는 5nm Low Power Early는 전력 소비가 개선 된 7nm 공정의 축소 버전이 될 것입니다. 그 후 삼성은 4nm 저전력 조기 및 저전력 플러스 프로세스로 이동할 것입니다. 4nm 공정은 FinFET 기술을 특징으로하는 마지막 세대가 될 것입니다.

7nm LPP는 EUV 리소그래피 솔루션을 사용하는 최초의 반도체 공정으로 2018 년 하반기에 양산 될 예정입니다. TSMC와 Globalfoundries도 비슷한 계획을 발표했으며 2019 년에 생산을 시작할 예정입니다.

3nm 공정 노드는 차세대 기기 아키텍처 인 GAA를 채택합니다. 이는 FinFET 아키텍처의 물리적 확장 및 성능 제한을 극복하기 위해 수행되었습니다. 삼성은 나노 시트 소자를 이용한 GAA 기술인 MBCFET (Multi-Bridge-Channel FET)를 개발 중이다. 삼성은 3nm 노드의 성능이 크게 향상 될 것이라고 주장합니다.

Foundry 영업 및 마케팅 책임자이자 부사장 인 Charles Bae는 다음과 같이 말합니다.

'더 스마트하고 연결된 세상을 향한 추세로 인해 업계는 실리콘 공급자에게 더 많은 것을 요구하고 있습니다.'

7nm가 생산되기 전에 이미 삼성 5nm 프로세스와 4nm 및 3nm 프로세스에 대해 알고 있다는 사실을 아는 것이 흥미 롭습니다. 이것은 삼성이 미래에 훨씬 앞서 가고 생각한 것을 의미합니다. 곧 출시 될 칩이 현재 시장에 나와있는 칩과 비교하여 어떤 종류의 성능 이점을 제공해야하는지 보는 것은 흥미로울 것입니다.

이 모든 것을 염두에두고 인텔은 프로세스를 따라 잡고 속도를 낼 필요가 있습니다.

삼성 5nm 공정에 대해 어떻게 생각하는지, 그리고 이것이 관심이 있는지 여부를 알려주십시오.